Period 2017 - today (in parallel)

01.01.2017 - project 16.0

Ferchau GmbH

FPGA verification and qualification of several satellite sub-systems within phase C/D.

ESA missions: BIOMASS, GALILEO next generation

Period 2015- 2016

01.08.2015 - 31.12.2016 project 15.1

Airbus D&S GmbH

System-Engineer for DLR project "Merlin"

Test and qualification of an IR-APD-Detector for the DLR/CNES mission Merlin (Methane Remote Sensing LIDAR Mission), optical design of the OGSE (optical ground support system).

FPGA design for signal processing and control for Microsemi and Xilinx FPGAs in hdl-Designer (Mentor Graphics) with verification in ModelSim.

Period 2014 - 2015

01.2014 - 31.07.2015 project 15.0

Zeitraum 2011-2013

09.2011- 12.2013 Projekt 14.0

Cinetechnik (ARRI GmbH)

System-Engineering / HW-Entwicklung

Konzeption und Spezifikation der digitalen Profi-Filmkamera AMIRA

Entwicklung eines Image-Processing-Boards auf Basis eines Altera Stratix V FPGAs, (Spezifikation, Design, Layoutbetreuung, Inbetriebnahme). Konzeption und Durchführung von Systemtests (Akustik, Thermal, Vibration) am Kameraprototypen. Koordination der verschiedenen Entwicklungsstandorte und Dienstleister/Lieferanten. Design und Inbetriebnahme der internen und externen Kameraschnittstellen (PCIe 2.0, Thunderbolt, SATA HDSDI, I2C, SPI, Ethernet, SERDES). Koordination des HW/SW-Entwicklung. Spezifikationserstellung und Kostenkalkulation eines Kameraderivats für den Broadcast-Markt. Inbetriebnahme zweier Prozessor-Boards (Marvell 78260, APM86290) zur Kamerasteuerung.

Konzept und Design des Electrical Viewfinders mit OLED-Sucherdisplay sowie Ausklapp TFT-Display, Imageprocessing by Cyclone V

Präsentation der neuen AMIRA Documentary Style Camera auf der IBC, Amsterdam 2013

04.09-08.11 Projekt 13.0
Aerospace / Raumfahrt (EADS / Astrium GmbH)
Projektleitungs-Assistenz, Requirement-Engineering
Entwicklung zweier Massenspeichersysteme für ESA Missionen (Sentinel Satellites).
Entwicklung und Projektmanagement nach ESA Standard (ECSS).
Massespeichersystem auf SDRAM bzw. Flash RAM basierend.
FPGA Entwicklung nach ECSS-Q-60 auf rad-hard Actel RTAX-2000.
Implementierung eines rad-hard Atmel ERC32 Processor.
Designreviews und Koordination von Firmware und Software Entwicklung.
Requirement-Engineering mit Reqtify und DOORS.
Qualifikation / Environmental Tests der Flugmodelle.
Entwicklung von Full Function Tests für die Abnahme des EQM (engineering qualification model).




Zeitraum 2007-2009
09.07-03.09 Projekt 12.0
Automatisierungstechnik / Leistungselektronik (Siemens A&D)
Hardwareentwicklung / HW-nahe Programmierung / Motorsteuerung
Entwicklung einer Portalsteuerung für Hochleisungs-SMD-Bestückungsautomat (100.000 Bauteile/h).
HW-Verantwortung für das gesamte Steuerungsmodul.
Inbetreibnahme der Bestückköpfe mit Sensormodulen. Prog. und Debugging von
der Ansteuerelektronik (TriCore Prozessor Infineon, SpartanIII FPGA Xilinx und ADSP Sharc Analog Device.
Weiterentwicklung der Steuerungsfirmware in VHDL / C.
Entwicklung eines 20W Sperrwandlers (Flyback-Prinzip) zur Versorgung eines
externen Diagnosegeräts (EMV-Design, Platinenlayout und therm. Bilanz).
Verbesserung der PWM-Muster zur Ansteuerung der Linearmotoren mit 250V Zwischenkreisspannung.
Verringerung der Common-Mode-Ströme bei Phasenströmen bis zu 100A.
Verbesserung der Verlustleistung an IGBTs und Leistungs-MOSFETs.
HALT Tests und EMV Messungen nach EN 61000-6-4 an Gesamtmaschine und Komponenten.
Entwicklung und Spezifikation eines Komponenten-Prüfadapters für die Produktion.
Konzeption, Kalkulation und Entwicklung eines Interfaceboards zu einem externen
Diagnosegerät.
Konzeption und Entwicklung eines Embedded Systems mit 32/64 Bit FPU zur Berechnung
von hochpräzisen Fahrprofildaten zur Motorsteuerung - Steuergeräteentwicklung mit
Intel Atom Z530, TI DSP TMS320C6747, Renesas SH7785.

Zeitraum 2007
04.07-08.07 Projekt 11.0
Raumfahrt / Medizintechnik (vH&S)
Hardwareentwicklung
Zeit- und Kostenabschätzung für ein EU finanziertes Projekt eines
opto-akustischen Detektors von organischen Molekülen in der Atemluft.
Konzept und Design eines laserbasierenden Detektors zur medizinischen
Brustkrebs-Früherkennung.
Der zu entwickelnde Prototyp soll den medizinischen Nachweis erbringen,
dass mit Hilfe eines IR-Gas-Lasers, eines akustischen Miniaturresonators
und eines hochempfindlichen Messmikrofons eine Brustkrebsindikation
zuverlässiger gestellt werden kann, als mit einer herkömmlichen Mamographie.
Das internationale Projekt läuft unter der Leitung eines wissenschaftlichen
Instituts in Italien.
Wissenschaftliche Designstudie zu einem highspeed ADU-Board (500 Msps)
zur Datenaufnahme eines Time-of-Flight Massenspektrometers (TOF-MS).
Unter Zusammenarbeit mit dem MPI für Kernphysik wird ein wissenschaftlicher
Aufbau entwickelt für eine zukünftige ESA-Mission zur Analyse interstellaren
Staubes. Mit Hilfe des MS wird die chemische Zusammensetzung der Staubpartikel
bestimmt. Das MS ist Teil eines wissenschaftlichen Aufbaus,
der auf einer interstellaren Sonde installiert wird.
Größte Herausforderung dieser Entwicklung war die hohe Datenrate des Meßsignals,
die eine Parallelisierung der Signalverarbeitung im FPGA notwendig machte.
Das ADU-Board bekommt als Simulation zu einer zukünftigen Datenschnittstelle
zum Board-Prozessor ein highspeed USB-Interface. Diese wissenschaftliche
Studie wurde in LaTeX erstellt.
Entwicklung einer Ansteuerung für einen Thermal Conductivity Detector (TCD)
am Ausgang eines Gaschromatographen (GC). Dieser Meßaufbau wird in
Zusammenarbeit mit dem MPI für Sonnensystemforschung in Vorbereitung der
zukünftigen Exo-Mars-Mission entwickelt zur Analyse der Marsatmosphäre.
Der GC wird auf einem Mars-Rover als Teil eines wissenschaftlichen
Analyseaufbaus installiert sein. Das TCD liefert das eigentliche Meßsignal
des GC, welches die chemische Zusammensetzung des Gasgemisches beschreibt.
Die Ansteuerung des TCD beinhaltet eine Regelungsschaltung, die ein
Überhitzen der Thermoelemente im Innern des TCD unter allen möglichen
Umweltbedingungen (auch unter Vakuum) ausschließt.
Entwicklung von sicherheitsrelevanter FW nach DO-254 in VHDL mit speziellen
Mentor Tools zur Verhinderung metastabiler Zustände im FPGA.
Die letztgenannten Projekte umfassten eine intensive Recherche über
strahlungsfeste oder strahlungsresistente Bauteile, die z.B. nach
MIL-STD 881-G für Raumfahrtanwendungen qualifiziert sind. Extrem hohe
Anforderungen werden an die Zuverlässigkeit der entwickelten Konzepte gestellt.


Zeitraum 2006-2007
10.06-03.07 Projekt 10.0
Automotive / Entwicklung Steuergeräte (BMW)
Teilprojekt- / Projektleitung
Konzeption und Aufbau einer abteilungsübergreifenden Entwicklungs-Prozeßsteuerung.
Im Rahmen der Qualifikation des Konzerns zum CMMI-Level 4 (Capability Maturity Model Integration) wurde neben CMMI-Assessments über diese Prozeßsteuerung der Reifegrad der Elektronikentwicklung in den Fachbereichen Fahrwerk, Antrieb, Fahrzeug-Innenraum und Produktion nachgewiesen. Das Nachweisverfahren der Entwicklungs-Prozeßreife wird als Prozess- und Produkt Qualitäts-Absicherung (PPQA) bezeichnet. Dieses Qualitätsmanagement liefert eine objektive Aussage über den Qualitätsstand der Steuergeräte-Entwicklung (HW und SW). Es konnte unter Federführung des Center-of-Competence (CoC) für PPQA mit den verschiedenen Fachbereichen eine gemeinsame Methode bezüglich PPQA konsolidiert werden, sodass zukünftige Qualitätsaussagen der einzelnen Fachbereiche im Konzern vergleichbar werden. Die in den Fachbereichen durchgeführten PPQA-Reviews waren Technik getrieben und fanden unter Beteiligung der Entwicklungsingenieure, der Qualitätsingenieure und des CoC PPQA statt.

PPQA prüft systematisch die Qualität der Prozeßgebiete: Projekt-, Risiko-, Anforderungs-, Konfigurations-, Änderungs-, Lastenheft- und Lieferantenmanagement sowie Test und Absicherung (Fahrzeugintegration). Über das aufgebaute Verfahren PPQA wurde die Prozeßqualitäts-Absicherung konzernweit vereinheitlicht.
Die Entwicklungs-Qualität der Lieferanten wird über SPICE-Assessments nach ISO/IEC 15504 nachgewiesen. SW-Entwicklungsqualität wird am Standard ISO/IEC 12207 gemessen. Fahrzeugbetriebssysteme werden zukünftig AUTOSAR konform entwickelt. Sicherheitsrelevante Software wird entsprechend dem Standard IEC 61508 qualifiziert.

Schwerpunktprojekte, die sich einem PPQA-Review unterziehen, kommen aus den Bereichen: Fahrerassistenz-, Fahrerinformations-, Motormanagement-, Entertainement-Systeme, Bordnetzarchitektur und Fahrzeugintegration (Diagnosetools, LabCar, HIL- und Fahrzeugsimulationen). Der Gewinn dieser qualitätssichernden Maßnahmen besteht in einer besseren Termineinhaltung der Entwicklungsprojekte, der Früherkennung von Entwicklungsfehlern und einer Senkung der Gewährleistungskosten (GWK). Der jeweiligen Baureihe steht mit den Ergebnissen der PPQA-Reviews ein umfassender Überblick über den Status der für sie relevanten Elektronikentwicklung zur Verfügung.




Zeitraum 2005-2006:
01.05-09.06 Projekt 9.0:
Mobilfunk / HF-Technik (Rohde & Schwarz)
Teilprojektleitung
Entwicklung und Integration eines Software basierten HF-Transceivers für militärische Anwendung. Weiterentwicklung eines konventionellen Transceivers zu einem DSP/Prozessor gestützten, Frequency-Hopping fähigen HF-Funkgerät für den Marine-Einsatz. Überarbeitung des HF-Schaltungsdesigns, Designreview. Modernisierung der FPGA Technologie auf die Xilinx Spartan 3, Virtex IV Plattformen. Erstellung von Fertigungsunterlagen, Prüfspezifikationen und Designdokumenten, Produktionsabsprachen. Terminüberwachung der Entwicklung.
Layoutreviews der einzelnen Baugruppen, Controlling des Fertigungsprozesses. Koordination der externen Zulieferer. Erstinbetriebnahme und Integration der Prototypen. Umwelt- und EMC-Tests, CE Zeichen, Temperatur-, Shock- und ESD-Tests. Qualifikation der Prototypen im Rahmen von Typprüfungsverfahren, d.h. komplexe Messverfahren wie IP2/IP3, Empfangsempfindlichkeit, Sende-Intermodulation, Group Delay, Eigenempfangsstellen, Desensitisation (Störfestigkeit gegenüber anderen Sendern), RX/TX-Bandbreiten, Klirrfaktor und Kompressorkennlinien, Spiegelfrequenzunterdrückung, Spurious/Harmonic Emissions. Designreview und Vorbereitung des 2./3. Platinendurchgangs. Konzeption eines vollautomatischen HF-Messplatzes zur Produktionsüberwachung.
Integration und Inbetriebnahme eines neuentwickelten 1kW HF-Verstärkers mit zugehörigem Receiver/Exciter, HF- und Verfahrenstests der Gesamtanlage mit 1 kW Verstärker und Antennenanpassung (ATU). Neuentwicklung und Überarbeitung von VHDL Designs.
Weiterentwicklung und Optimierung der digitalen Funkprotokolle und Integration der Voice/Data-Verschlüsselung sowie der Hopsets/Keyset Konfiguration über LAN/RS232.
- HF-Frontend und Synthesizer Modul Qualifizierung und Inbetriebnahme
- Entwicklung nach MIL-Standard, Militärtechnik
- VCO Schaltungsdimensionierung mit ADF4001 PLL
- Waveform, Frequency-Hopping
- Funkprotokolle und Daten-Verschlüsselung, HF-Breitband
- Drahtloskommunikation (AM, FM, SSB, ISB 1,5 - 512 MHz)
- - Modembetrieb (FSK, LINK11, LINKY, ALE)
- Erstellung der Lasten- und Pflichtenhefte
- VX-Works Konfiguration auf Motorola MPC860 Processor
- Basisbandverarbeitung auf TI DSP TMS320C64
- Integration eines GPS Moduls
- Thermische Sensoren, Temperaturüberwachung und -regelung
- FW-Entwicklung, - VHDL Programmierung
- Mentor Graphics Tools, Synplify, HDL-Designer, ModelSim, SystemDesigner
- Xilinx Foundation FPGA Implementation, In-Circuit-Programmierung
- SQL-Datenbank zur Konfiguration der Radio-Device-SW über LAN, RS232, RS422
- PSDB Datenbank firmenspez. zur Entwicklung und Qualifizierung
- MS-Project (Projektmanagement)
- Test und Diagnose Software, Erstellung von Testplänen
- Entwicklung von komplexen Prüfverfahren unter LabView => HF-Messtechnik
- LabView Testumgebung => Testautomatisierung
- Spectrumanalyzer, Netzwerkanalyzer, Audioanalyzer
- Betreuung von Fremdfirmen / Tochterunternehmen
- Qualitäts- & Konfigurationsmanagement
ClearCase Versionsmanagement



12.03-02.05 Projekt 8.0:
Industrielle Bildverarbeitung (Agfa Gevaert AG)
Teilprojektleitung: Entwicklung eines Bildverarbeitungssystems "d-gate" für digitale Prints (aus dig. Fotokameras) zur Verbesserung der Laserprintergebnisse innerhalb des Scanner/Printer Großprojekts. Bildverarbeitungsleistung: 20.000 Prints/h, Verteilung von komplexen Bildverarbeitungsalgorithmen auf einem Hochleistungs-Server-Netzwerk. Aufbau und Test einer Produktionsumgebung für digitale Bilddaten (Ausbelichtung von dig. Kundenfotos via Laserprinter).

HW-Entwicklung für 3D-Animation
Vernetzung von Windows-und Linuxsystemen über RPC-Protokoll und Webservertechnologie. Steuerung des Produktionsablaufs über XML-Scripte und Konvertierung in anwenderspez. PfDF-Format. Verteilen der Bildverarbeitungsprozesse auf mehrere Remote-Prozessoren, Performance-Tests der Produktionsumgebung. Verbesserung und Beurteilung der Bildverarbeitungsalgorithmen mit Photoshop-Analyse, Kommunikation/Dokumentation u.a. über PVCS-Tracker. Farbraumtransformation von JPEG-Daten nach CLAB. EMV-Messungen der Einzelkomponenten, Bewertung der Störstrahlung, Schirmkonzept zur Verbesserung der EMV.
- Windows NT, 2000 Administration, Linux Konfiguration.
- Adobe Photoshop (Bildanalyse)
- Vernetzung und Steuerung über http und RPC
- XML Prog., Schnittstellen Definitionen
- COM-, XML-Schnittstelle
SW-Tests:
- Stresstests, Zuverlässigkeitsoptimierung, Multithreading, Performance-Analyse
- Erstellung von Testplänen
- PVCS, PVCS Tracker (firmeninternes Entw.tool)
- Scanner / d-gate / Printer / Leitrechner Netzwerk
- Konfigurationsmanagement über HW- und SW-Releases

01.04- 02.05 Projekt 8.1:
Netzwerktechnik
Projektleitung: "Kostenreduktion Bildverarbeitungs-Server-Netzwerk"
Anfertigen von techn. Spezifikationen und Anforderungsprofilen für Hochleistungs-Server-Systeme. Steuerung, Nachhaltung und konzeptionelle Beratung bei extern durchgeführten Entwicklungsarbeiten. Führung von Verhandlungen mit Herstellern und Lieferanten von Server-Technologie. Erstellung von Kalkulationen und Kostenplänen. Aufstellung von Investitionsplänen mit ReturnOnInvestment-Analyse.
- Win2000 Server Admin.
- Ethernet-, LAN-Vernetzung
- FTP/ITP (ImageTransferProtocol)
- Netzwerkkonzeptionen
- Stresstests, Zuverlässigkeitsoptimierung, Performance-Analyse
- Lastenhefte, Pflichtenhefte
- Kostenkalkulation
- MS-Project (Projektmanagement)

02.04- 02.05 Projekt 8.2:
Netzwerktechnik
Teilprojektleitung: Entwicklung von komplexen System- und Feldtests für ein Server-Netzwerk
Entwicklung von Teststrategien zur Software-Release-Freigabe und Performance-Analyse. Konzeption, Entwicklung und Programmierung von Software Tools in Tcl/Tk 8.4 für System- und Feldtests. Schulung von Service-Technikern auf diesen Tools, Erstellung von Service-Unterlagen. Erstellung umfangreicher Testcases und Testdatenbank für die Produktionsumgebung (Scanner/d-gate/Printer/Leitrechner Komplex).
- Win2000 Server Admin., Linux Konfig.
- Ethernet-, LAN-Vernetzung
- Tcl/Tk Programmierung => Testumgebung
- MS-DOS Einbindung
- XML Prog.
- Test und Diagnose Software
- Erstellung von Testplänen
- Qualitäts- & Konfigurationsmanagement

04.04.- 01.05 Projekt 8.3:
Industrielle Bildverarbeitung
Projektleitung: Kostenreduzierungsprojekt
Redesign einer Embeded-PCI-DSP-Karte für Bildprocessing in Foto-Minilab (2000 Prints/h).
Konzeption, Kalkulation, Koordination und Betreuung der entwickelnden Fremdfirma. Steuerung der Entscheidungsprozesse innerhalb der Firmenhierarchie. Leitung von Meetings zur Konsensfindung. Implementation neuer Algorithmen in C / C++ / Assembler auf verbesserter Hardware (Texas Instr. DSP TMS320C62 zu C64 Upgrade).
- C/C++ Programmierung
- TI DSP TMS320C64
- Lasten- / Pflichtenhefterstellung
- MS-Project (Projektmanagement)
- Verhandlung mit Zulieferern




Zeitraum 2001-2005:
Digitale Bildverarbeitung (Agfa Gevaert AG)
Großprojekt "Hochgeschwindigkeits-Bildverarbeitung" in Embedded System (Compact-PCI) - Scanner/Printer System für 20.000 Negativbilder/h, Markteinführung März 2004


05.01-07.01 Projekt 7.0:
Industrielle Bildverarbeitung
Ansteuerung eines optischen 4-fach Scankopfs, Strahlteiler in RGB+IR mit 4 präzisionsjustierten Philips Flächen-CCDs. A/D Umsetzung mit Flash-Converter AD9226, digitale Kalibrier- und Konfigurierlogik (FPGA) für Scankopf (CANopen, I2C Bus).
Programmierung dieses VHDL-Moduls für die digitale Aufbereitung der CCD-Video-Signale zur Integration in komplexem FPGA Design. Erstellen der Spezifikation Programmierung einer Signalverarbeitungspipeline mit Subtrahierer, Akkumulator, Multiplizierer und Begrenzer bei Überlauf, Verifikation des Algorithmus mit Testbench, Inbetriebnahme und Test auf der Hardware mit vorgeschaltetem Scankopf mit CANoe, CANape. Dokumentation anhand Testbench.
- Spannungsversorgungskonzept für Philips CCD-Chip
- Kalibrieransteuerung über CANopen (Tools: CANoe, CANape)
- I2C Bus zur Konfiguration vom Scankopf
- Optische Sensorik, Strahlteiler in RGB+IR, 4 monochrome Flächen-CCDs
- Videostreaming, Video-Interface
- FW-Entwicklung, FW-VHDL Programmierung
- Mentor Graphics Tools, Synplify, HDL-Designer, ModelSim VHDL Testbench
- Xilinx Foundation FPGA Implementation, In-Circuit-Programmierung via PCI
- JTAG Interface
- Erstellung der Lasten- und Pflichtenhefte
- Messtechnik (elektro-optisch)

07.01-09.01 Projekt 7.1:
Industrielle Bildverarbeitung
Digitale Signalverarbeitung zur Anpassung der vier Flächen-CCDs im Scankopf. Programmierung eines Pixel-Korrektur-Moduls in VHDL für selbiges Großprojekt, lineare Interpolation von Fehlpixeln durch Umgebungspixel. Spezifikation, Programmierung eines 3x3 Interpolations-Filters, Detektion von Fehlpixeln, Verifikation durch Simulation in ModelSim, Inbetriebnahme und Anpassung an analoges Frontend (Flächen-CCD und ADU) mit synth. Testbildern als Referenz, Dokumentation.
- VHDL Programmierung
- FW-Entwicklung, - VHDL Programmierung
- Mentor Graphics Tools, Synplify, HDL-Designer, ModelSim VHDL Testbench
- Xilinx Foundation FPGA Implementation
- Adobe Photoshop (Bildanalyse)
- Speicheroszi. , Logicanalyzer

09.01-09.03 Projekt 7.2:
Regelungstechnik
Teilprojektleitung: Konzept und Realisierung einer komplexen Maschinensteuerung und eines kundenspezifischen Bussystems für ein PCI Embedded System im Hochleisungsscanner (Großprojekt). Konzeption des nicht deterministischen Steuerungsablaufs. Einbindung in CANopen Bus Steuerung des Scanner/Printer-Systems. Programmierung (VHDL) und Inbetriebnahme der Steuerung für Einschubkarte in Kompakt-PCI-Rack zur digitalen Bildverarbeitung. Kommandosteuerung und DMA-Datentransfer zu Embedded-Windows-PC über PCI-Bus. Spezifikation und Realisierung von zwei IO-Busprotokollen. Programmierung der einzelnen Abläufe in VHDL, teils als Diagramm. Debugging der einzelnen Funktionalitäten (DMA-Transfer, Statusrückmeldung und Scanvorgang) und Busprotokolle durch entspr. Testbenches.
- Quicklogic QL5064, 64 Bit PCI Interface mit integr. FPGA
- Xilinx Virtex E/II FPGA
- VHDL Programmierung
- Mentor Graphics (FPGA-Entwicklungsumgebung)
- Synplify (FPGA-Synthese)
- HDL-Designer (VHDL Eingabetool)
- ModelSim (Simulation von VHDL Designs)
- Designreviews
- JTAG Interface
- Embedded PCI System
- Proprietäres Echtzeit BS
- Speicheroszi. , Logicanalyzer
- Embedded Windows im kompakt PCI Rack
- Steuerung, Analyse und Kalibrierung über CANopen (Tools: CANoe, CANape)
- TI DSP TMS320C64 als Embedded PCI-Einschub unter Linux
- Betreuung von Fremdfirmen
- Lastenheft-, Pflichtenhefterstellung
- MS-Project (Projektmanagement)

04.02-02.03 Projekt 7.3:
Regelungstechnik
Konzeption und Inbetriebnahme eines DDR SDRAM-Controllers zur Zwischenspeicherung gescannter, digitalisierter Negativ-Prints "Schlaufenspeicher". FPGA Lösung in VHDL. Anbindung eines 64 Bit/ 66 MHz PCI-Busses an 32 Bit/ 133 MHz Controllerschnittstelle. Messungen direkt am Micron DDR-SDRAM, über Probes im FPGA via Logicanalyzer und Referenzmessungen am PCI-Bus mit Tool PCI-Analyzer.
- Betreuung von Fremdfirmen
- Micron SDRAM
- Xilinx Virtex E/II FPGA, - VHDL Programmierung
- Mentor Graphics (FPGA-Entwicklungsumgebung)
- Synplify (FPGA-Synthese)
- HDL-Designer (VHDL Eingabetool)
- ModelSim (Simulation von VHDL Designs)
- Embedded PCI System
- Speicheroszi. , Logicanalyzer

10.02-11.03 Projekt 7.4:
Industrielle Bildverarbeitung
FPGA-Lösung eines komplexen Bildalgorithmus zur Signalverarbeitung in einem Hochleistungsscanner (Großprojekt). Umsetzung eines speziellen Bildkorrekturalgorithmus zum Retouchieren von Schmutzpartikeln und Kratzern im gescannten Bildmaterial unter Zuhilfenahme des zusätzlichen IR-Scans (siehe Proj. 7.0) als Hardwarelösung in VHDL. Konzeption und Hardware-Anpassung gemeinsam mit dem Algorithmenentwickler, Realisierung und Simulation der Teilalgorithmen (lineare Interpolations-Filter, Look-Up-Table, Multiplizierer in Pipeline-Technik), Gesamtsimulation und Inbetriebnahme mit Musterscans, Optimierung der Parameter, Betreuung der Alpha- und Betatestphasen beim Endkunden, Dokumentation und Übergabe an Maintenance-Team.
- VHDL Programmierung
- Xilinx Virtex E/II FPGA, - VHDL Programmierung
- Mentor Graphics (FPGA-Entwicklungsumgebung)
- Synplify (FPGA-Synthese)
- HDL-Designer (VHDL Eingabetool)
- ModelSim (Simulation von VHDL Designs)
- MatLab / Simulink
- Adobe Photoshop (Bildanalyse)
- Bildkompressionsverfahren, Videostreaming
- FIR-Filter Algorithmen



01.00-04.01 Projekt 6.0:
Mobilfunk und Konferenztechnik für Banken (beyerdynamic GmbH)
FPGA-Desing (VHDL) in Wireless / Bluetooth Umgebung
Konzeption, Programmierung und Verifikation eines "Audio-Automatic-Mixers" innerhalb einer Konferenzanlage als hierarchisches VHDL Design zur Realisierung in einem Xilinx Spartan II FPGA. 2.4 GHz Drahtlostechnik zur Kommunikation zwischen den Konferenzmodulen. Konzepterstellung, Bauteilauswahl, Umsetzung von Audioalgorithmen in VHDL, Festlegung der dig. Audioschnittstellen, Prototypentest der 2.4 GHz Audioübertragung und Betreuung der nach außen vergebenen Drahtlostechnikentwicklung.
- VHDL Programmierung
- Xilinx Foundation FPGA Implementation
- JTAG Interface
- Proprietäres Echtzeit BS
- HF-Technik, Drahtloskommunikation, Mobilfunk
- BlueTooth wireless Audio Interface, 2.4 GHz DSSS
- Echo-Canceling als FPGA Lösung
- Batterieüberwachung, Li-Ionen Ladetechnik
- Ansteuerung von internationalen Fremdfirmen


02.99-03.00 Projekt 5.0:
Automotive (beyerdynamic GmbH)
Projektleitung: Produktentwicklung für den Automotive Zubehörtechnik / Multimedia
Entwicklung eines hochwertigen, Kondensatormikrofons mit Batterieüberwachung. Konzepterstellung und Kostenkalkulation, Bauteilauswahl, Umgestaltung eines vorhandenen Gehäuses, elektroakustische Integration von Backelektret-Mikrofonkapseln, am Endkunden orientiertes Bedienkonzept, Schaltbild und Platinenlayout, Stücklistenerstellung, Prototypenfreigabe, Nachkalkulation und Preisgestaltung, Nullserientests mit Anwendern.
- Firewire, Konzeption der Mikrofonschnittstelle
- USB 2.0 als LapTop Schnittstelle zu Multimedia-Mikrofon
- MOST als Automotive Schnittstelle
- CAN, FlexRay
- OrCAD (Schaltpläne und Boardlayouts)
- AutoCAD
- MS-Project (Projektmanagement)
- Lastenhefte, Pflichtenhefte
- Aufbau von Prototypen
- Kundenabnahme



07.97-03.99 Projekt 4.0:
Automotive und Konferenztechnik (beyerdynamic GmbH)
Projektleitung: Produktweiterentwicklung
Weiterentwicklung der Mikrofonschaltung aus Projekt 2.0 unter räumlichen und finanziellen Einschränkungen zu Miniaturmikrofon zur Anwendung in modernen Nutzfahrzeugen bzw. digitaler Sprechstelle für den neuen Bundestagsplenarsaal in Berlin. Konzepterstellung und Kostenkalkulation, Bauteilauswahl, Gehäusedesign und Abschirmung, mechanischer Lösung zum Wechseln des Mik.kopfes, Schaltbild und Platinenlayout, Stücklistenerstellung, Prototypenfreigabe, Festlegung von elektroakust. und mechanischen Prüfverfahren (Zusammenarbeit mit Uni Karlsruhe bez. NASTRAN), Qualitätssicherungskonzept, Nachkalkulation und Preisgestaltung, Kundenschulungen und Vorträge, EMV/ESD-Messung bei Spezialfirma, Leitung der Abnahmemessung der Gesamtanlage im Plenarsaal, Berlin
- OrCAD (Schaltpläne und Boardlaynd Boardlayouts)
- AutoCAD
- Lastenhefte, Pflichtenhefte
- MOST (media oriented systems transport) Bus Ansteuerung
- CE Konformitätsmessungen, CE Konformitätsnachweis
- MSC.NASTRAN (NASA Structural Analysis), PAM-CRASH Simulationen
- Kundenabnahme, Produktpräsentation
- Betreuung von Fremdfirmen
- Messtechnik (elektro-akustisch, mechanisch)


03.98-09.01 Projekt 3.0:
Telekommunikation / Industrienormierung (beyerdynamic GmbH)
Internationale firmenübergreifende Konsensfindung für digitale Audioschnittstelle. Leitung des "Writing Bodies" des engl.sprachigen Normungsvorhabens "Digital Microphone Interface" innerhalb der IEC / DKE. Veröffentlichung der Norm als "AES42-2001". Kundenorientierte, komfortable Schnittstelle des neuen Produkts innerhalb der digitalen Tonstudioumgebung. Spezifikation der Schnittstellen-Hardware, des Audiodatenprotokolls, des Steuerprotokolls im Rückkanal und der Speisespannung zum Mikrofon.
- Leitung einer internationalen Arbeitsgruppe
- Vermittlung von unterschiedlichen Auffassungen über die Schnittstelle
- Festlegung und Diskussion von Schnittstellenparametern


09.99-12.99 Projekt 3.1:
Regelungstechnik
Digital angesteuerte analoge Präzisionsregelung
Joint-Venture-Entwicklung einer Mikrofonsynchronisation über die Schnittstelle AES42-2001 durch digitale Nachführung eines VCXO unter Verwendung eines PID-Reglers. Berechnung des extrem geringen Jitterwerts über PSpice-Simulation. Mikrofonprototypenentwicklung und Test vor Ort.
- PSpice Simulation
- MatLab / Simulink
- Synchronisation dig. Datenströme nach Norm AES42
- Meßtechnischer Nachweis der Simulationsergebnisse
- Firmenübrgreifende Entwicklung


03.96-07.97 Projekt 2.0:
Professionelle Audiotechnik (beyerdynamic GmbH)
Projektleitung Analoge Verstärkertechnik / digitale Signalverarbeitung
Produktentwicklung eines Kondensatormikrofons mit digitalem Audioausgang. Integration extrem rauscharmer Analogtechnik, 24 Bit ADU-Technologie & eines Analog Device DSP ADSP-2115. Konzepterstellung und Kostenkalkulation, Bauteilauswahl, Gehäusedesign und Abschirmung, Schaltbild und Platinenlayout, Messgerätebeschaffung, Programmierung/Debugging des ADSP-2115, Stücklistenerstellung, Prototypenfreigabe, Festlegung von elektroakust. Prüf- und Kalibrationsverfahren, Festlegung der dig. Audioschnittstelle im Joint Venture mit Mischpulthersteller, Nachkalkulation und Preisgestaltung, Kundenschulungen und Vorträge auf dt. und engl. nach erfolgreicher Markteinführung.
- Sensorik, elektro-akustischer Wandler
- DSP Analog Device ADSP-2115
- C/C++ Programmierung, FIR-Filter
- OP213 Analog Device (Low Noise OpAmp)
- CS5393 Crystal ADU (24 Bit)
- Spannungsversorgungskonzept, Massetrennung, Linearregler
- MatLab Simulation
- PSpice Schaltungssimulation
- Audioanalyzer, Speicheroszi.
- OrCAD (Schaltplan und Platinenlayout Multilayer)
- Aufbau von Prototypen
- Lastenhefte, Pflichtenhefte
- MS-Project (Projektmanagement)
- Produktpräsentation
- Betreuung von Fremdfirmen

09.96-04.97 Projekt 2.1:
Telekommunikation
Projektleitung: Entwicklung eines Speise- und Steuergeräts zu obigen Produkt. Integration und Programmierung einer 8-Bit Mikrocontrollerschnittstelle (PIC-Controller) zur Fernsteuerung des Audioprocessing im Mikrofon. Stromversorgung über Schalt- und Linearregler, Phantomspeiseprinzip & Verwendung von HF-Übertragern. Konzepterstellung und Kostenkalkulation, Bauteilauswahl & Beschaffung, Gehäusedesign & Abschirmung, Schaltbild und Platinenlayout, Stücklistenerstellung, Prototypenfreigabe, Messtechnik, Assembler-Progr., Bedienkonzept und Benutzerhandbuch, Nachkalkulation und Preisgestaltung, Kundenschulungen, Vorträge.
- Microchip PIC 16C54A/74A
- Mikrocontroller-Programmierung
- Spannungsversorgungskonzept
- Serielles Schnittstellenprotokoll entwickelt

10.96-12.96 Projekt 2.2:
Digitale Regelungstechnik
Schaltung zur Synchronisation digitaler Datenströme über Sample Rate Converter (Analog Device AD1890) und PLL-Logik zu externen Wordclock. Multiplexen serieller Datenströme zu einem Stereodatenstrom. Spezielle Entwicklung innerhalb des Speisegeräteprojekts, um das neue Produkt "digitales Mikrofon" in die derzeitige Tonstudioumgebung zu integrieren.
- Sample Rate Conversion
- PLL Schaltungsentwicklung
- PSpice Simulation



Zeitraum 1995-2001:
03.1995-12.1995 Projekt 1.0
Professionelle Audiotechnik (beyerdynamic GmbH)
Diplomarbeit: Analoge/digitale Audio- und Regelungstechnik
Vergleichende Grundlagenarbeit über Wandlertechnologie
Prototypenentwicklung einer Signalaufbereitungs- und Digitalisierungsschaltung in einem Mikrofongehäuse mit Simulation in PSpice. Vergleich versch. Wandlertechnologien und deren Anpassung an eine Kondensatormikrofonkapsel.
- ADU Crystal CS5390, Burr Brown 20 Bit Delta/Sigma ADU)
- LowNoise analog Verstärker
- Serieller IF-Baustein Crystal CS8402

06.95-07.95 Projekt 1.1:
Analoge Regelungstechnik
Zusatzarbeit im Rahmen der obigen Diplomarbeit.
Jitterarme PLL-Schaltung zur Synchronisation eines Masterclocks für hochauflösenden Delta/Sigma ADU mit Standard TTL Komponenten. Optimierung über Augendiagramm-Messung und PSpice-Sim.
- Harris HC4046 PLL
- Crystal CS8412 serieller Receiver
- PSpice Simulation